CAN-CN FPGA: Soporte de estado de enlace PolarFire PCIe L2P2
Corporación de microchips
Sujeto: CAN-CN FPGA: soporte de estado de enlace PolarFire PCI Express L2P2
Descripción:
En Libero SoC versión 2022.1, la opción para habilitar el enlace de administración de energía L2P2 se eliminó de la GUI de Generación de inicialización de SERDES. Todos los bloques de hardware de la máquina de estado de estado y entrenamiento de enlace PCIe del transceptor PolarFire (LTSSM) no admiten el estado del enlace de administración de energía L2P2.
Razón para el cambio:
Los bloques transceptores PolarFire incluyen controladores de punto final y de puerto raíz PCIe Gen1 y Gen2 integrados. El subsistema PCIe (PCIESS) LTSSM admite estados de entrenamiento de enlaces y estados de reentrenamiento (recuperación). Sin embargo, PCIESS no admite ningún estado de administración de energía controlado por software, como L2P2, como se indica incorrectamente en la documentación original.
- No se admiten los comandos de entrada L2P2 controlados por software emitidos por el puerto raíz PCIESS PolarFire a los puntos finales descendentes. Como puerto raíz, esto provocará que el enlace se interrumpa por completo y solo se pueda recuperar reiniciando el enlace con PERSTn de banda lateral (reinicio fundamental) o un ciclo de encendido.
- El host no debe ordenar al punto final PolarFire PCIESS que entre en el estado de enlace L2P2. Como punto final, el enlace puede ser disruptivo y solo se puede recuperar reiniciando el enlace con PERSTn de banda lateral (reinicio fundamental) o un ciclo de energía.
Impacto de la aplicación:
Los dispositivos PolarFire no admiten el estado del enlace de administración de energía L2P2.
- Para evitar interrupciones en el enlace, el software de administración de energía PCIe no debe ordenar a un puerto raíz o punto final PolarFire PCIESS que entre en un estado de enlace de menor potencia (L2).
- No logra más ahorros de energía operativos para el dispositivo PolarFire.
- La versión 2022.1 de Libero SoC se actualizó para anunciar D3hot y D3cold deshabilitados en el estado PCI Legacy Power Management de nuestro espacio de configuración de endpoints.
- Para lograr mayores ahorros de energía operativa, además de la arquitectura del dispositivo PolarFire que ya tiene energía optimizada, el diseñador de FPGA debe emplear técnicas de administración de energía directamente en el diseño de la estructura FPGA.
Acción requerida:
- Los usuarios deben consultar la documentación actualizada proporcionada por Microchip sobre el soporte del estado de capacitación del enlace PCIESS.
- https://www.microsemi.com/document-portal/doc_download/1245812-polarfire-fpga-and-polarfire-soc-fpga-pci-expressuser-guide
- Consulte la Nota de aplicación de bajo consumo de energía de PolarFire FPGA para conocer las características del dispositivo que los usuarios pueden emplear para incorporar ahorros de energía adicionales en su diseño.
Microchip Technology Incorporated 2355 West Chandler Blvd.
Chandler, AZ 85224-6199 Oficina principal 480-792-7200 Fax 480-899-9210
Información del contacto:
Si tiene alguna pregunta sobre este tema, comuníquese con el Soporte Técnico de FPGA-BU al web portal de abajo http://www.microchip.com/support
Saludos,
Microsemi Corporation, una subsidiaria de propiedad total de Microchip Technology Inc.
El Aviso al cliente (CN) o el Aviso de asesoramiento al cliente (CAN) son información confidencial y propiedad de Microchip y están destinados únicamente para que Microchip los distribuya a sus clientes, para uso exclusivo de los clientes. No debe copiarse ni proporcionarse a ningún tercero sin el consentimiento previo por escrito de Microchip.
Documentos / Recursos
 |
MICROCHIP CAN-CN FPGA Módulo PolarFire FPGA [pdf] Manual del usuario CAN-CN FPGA Módulo PolarFire FPGA, CAN-CN FPGA, Módulo PolarFire FPGA, Módulo |
