Procesador Nios V Intel FPGA IP Software
Procesador Nios® V Intel® FPGA IP Notas de la versión
El número de versión de Intel® FPGA IP (XYZ) puede cambiar con cada versión del software Intel Quartus® Prime. Un cambio en:
- X indica una revisión importante de la propiedad intelectual. Si actualiza el software Intel Quartus Prime, debe regenerar la IP.
- Y indica que la IP incluye nuevas funciones. Regenera tu IP para incluir estas nuevas funciones.
- Z indica que la IP incluye cambios menores. Regenera tu IP para incluir estos cambios.
Información relacionada
- Manual de referencia del procesador Nios V
Proporciona información sobre las pruebas comparativas de rendimiento del procesador Nios V, la arquitectura del procesador, el modelo de programación y la implementación principal (Guía del usuario de Intel Quartus Prime Pro Edition).
- Notas de la versión de Nios II y IP integrada
- Manual de diseño del procesador integrado Nios V
Describe cómo usar las herramientas de manera más efectiva, recomienda estilos de diseño y prácticas para desarrollar, depurar y optimizar sistemas integrados utilizando el procesador Nios® V y las herramientas proporcionadas por Intel (Guía del usuario de Intel Quartus Prime Pro Edition). - Manual para desarrolladores de software del procesador Nios® V
Describe el entorno de desarrollo de software del procesador Nios® V, las herramientas disponibles y el proceso para crear software que se ejecute en el procesador Nios® V (Guía del usuario de Intel Quartus Prime Pro Edition).
Procesador Nios® V/m Intel FPGA IP (Intel Quartus Prime Pro Edition) Notas de la versión
Nios® V/m Procesador Intel FPGA IP v22.3.0
Tabla 1. v22.3.0 2022.09.26
| Versión Intel Quartus Prime | Descripción | Impacto |
| 22.3 | • Lógica de captación previa mejorada. Se actualizaron los siguientes números de referencia y rendimiento:
— FMAX - Zona — Piedra seca — CoreMark • Eliminar los parámetrosExceptionOffset yExceptionAgent de _hw.tcl. Nota: Solo impactó la generación de BSP. Sin impacto en RTL o circuito. • Restablecimiento de depuración modificado: — Se agregó el puerto ndm_reset_in — Renombrado dbg_reset a dbg_reset_out. |
– |
Nios® V/m Procesador Intel FPGA IP v21.3.0
Tabla 2.v21.3.0 2022.06.21
| Versión Intel Quartus Prime | Descripción | Impacto |
| 22.2 | • Se agregó una interfaz de solicitud de reinicio
• Se eliminaron las señales no utilizadas que causaron una interfaz de pestillo • Solucionado el problema de reinicio de depuración: — Se actualizó el enrutamiento de ndmreset para evitar que el módulo de depuración se reinicie. |
– |
Nios® V/m Procesador Intel FPGA IP v21.2.0
Tabla 3. v21.2.0 2022.04.04
| Versión Intel Quartus Prime | Descripción | Impacto |
| 22.1 | • Añadido nuevo diseño examparchivos en el editor de parámetros del núcleo IP de la FPGA Intel del procesador Nios® V/m:
— uC/TCP-IP IPerf Exampel diseño — Servidor de socket simple uC/TCP-IP Exampel diseño |
– |
| • Arreglo del fallo:
— Se solucionaron problemas que provocaban accesos no confiables a los CSR MARCHID, MIMPID y MVENDORID. — Capacidad de reinicio habilitada desde el módulo de depuración para permitir que el núcleo se reinicie a través de un depurador. — Compatibilidad habilitada para disparador. El núcleo del procesador Nios V admite 1 disparador. — Se solucionaron las advertencias de síntesis informadas y los problemas de pelusa. — Se solucionó un problema de la ROM de depuración que causaba una corrupción en el vector de retorno. — Se solucionó un problema que impedía el acceso a GPR 31 desde el módulo de depuración. |
– |
Nios V/m Procesador Intel FPGA IP v21.1.1
Tabla 4. v21.1.1 2021.12.13
| Versión Intel Quartus Prime | Descripción | Impacto |
| 21.4 | • Arreglo del fallo:
— Los registros de disparadores eran accesibles, pero los disparadores no eran compatibles. Se solucionó el problema. |
Se solicita una excepción de instrucción ilegal al acceder a los registros de activación. |
| • Se agregó un nuevo diseño Exampen el editor de parámetros del núcleo IP de la FPGA Intel del procesador Nios V/m.
— Cargador de arranque GSFI Exampel diseño — Cargador de arranque SDM Exampel diseño |
– |
Nios V/m Procesador Intel FPGA IP v21.1.0
Tabla 5.v21.1.0 2021.10.04
| Versión Intel Quartus Prime | Descripción | Impacto |
| 21.3 | Lanzamiento inicial | – |
Procesador Nios V/m Intel FPGA IP (Intel Quartus Prime Standard Edition) Notas de la versión
Nios V/m Procesador Intel FPGA IP v1.0.0
Tabla 6. v1.0.0 2022.10.31
| Versión Intel Quartus Prime | Descripción | Impacto |
| 22.1º | Lanzamiento inicial. | – |
Archivo
Edición Intel Quartus Prime Pro
Archivos del manual de referencia del procesador Nios V
Para conocer las versiones más recientes y anteriores de esta guía del usuario, consulte el Manual de referencia del procesador Nios® V. Si no se incluye una IP o una versión de software, se aplica la guía del usuario de la IP o versión de software anterior.
Las versiones de IP son las mismas que las versiones del software Intel Quartus Prime Design Suite hasta v19.1. A partir de la versión 19.2 o posterior del software Intel Quartus Prime Design Suite, los núcleos de IP tienen un nuevo esquema de control de versiones de IP.
Archivos del manual de diseño del procesador integrado Nios V
Para obtener las versiones más recientes y anteriores de esta guía del usuario, consulte el Manual de diseño del procesador integrado Nios® V. Si no se incluye una IP o una versión de software, se aplica la guía del usuario de la IP o versión de software anterior.
Las versiones de IP son las mismas que las versiones del software Intel Quartus Prime Design Suite hasta v19.1. A partir de la versión 19.2 o posterior del software Intel Quartus Prime Design Suite, los núcleos de IP tienen un nuevo esquema de control de versiones de IP.
Archivos del manual del desarrollador de software del procesador Nios V
Para obtener las versiones más recientes y anteriores de esta guía del usuario, consulte el Manual para desarrolladores de software del procesador Nios® V. Si no se incluye una IP o una versión de software, se aplica la guía del usuario de la IP o versión de software anterior.
Las versiones de IP son las mismas que las versiones del software Intel Quartus Prime Design Suite hasta v19.1. A partir de la versión 19.2 o posterior del software Intel Quartus Prime Design Suite, los núcleos de IP tienen un nuevo esquema de control de versiones de IP.
Edición estándar Intel Quartus Prime
Consulte las siguientes guías de usuario para obtener información sobre el procesador Nios V para Intel Quartus Prime Standard Edition.
Información relacionada
- Manual de diseño del procesador integrado Nios® V Describe cómo usar las herramientas de la manera más eficaz, recomienda estilos de diseño y prácticas para desarrollar, depurar y optimizar sistemas integrados utilizando el procesador Nios® V y las herramientas proporcionadas por Intel (Guía del usuario de Intel Quartus Prime Standard Edition ).
Manual de referencia del procesador Nios® V
- Proporciona información sobre las pruebas comparativas de rendimiento del procesador Nios V, la arquitectura del procesador, el modelo de programación y la implementación principal (Guía del usuario de Intel Quartus Prime Standard Edition).
Manual para desarrolladores de software del procesador Nios® V
- Describe el entorno de desarrollo de software del procesador Nios® V, las herramientas disponibles y el proceso para crear software que se ejecute en el procesador Nios® V (Guía del usuario de Intel Quartus Prime Standard Edition).
Procesador Nios® V Intel® FPGA IP Notas de la versión 8
Documentos / Recursos
 |
Intel Nios V Procesador Intel FPGA IP Software [pdf] Guía del usuario Nios V Procesador Intel FPGA IP Software, Procesador Intel FPGA IP Software, FPGA IP Software, IP Software, Software |
 |
Procesador Intel Nios V Intel FPGA IP [pdf] Guía del usuario Nios V Procesador Intel FPGA IP, Procesador Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
